状态机的其它 (状态机的状态)

本文目录导航：

• 状态机的其它
• 状态图基本介绍
• 状态机图表示法不包括

状态机的其它

其Moore状态图如图1所示。

S0/0S1/1S3/0S2/其中S0/0所代表的意思为现在是状态S0且输出为0，状态图最主要是将每个状态都给予一个编号，详细描述如下：1） 在某状态时，列出所有的输出条件。

2） 在某状态时，当输入信号是什么则会跳至哪一个状态。

3） 在某状态时，当输入信号是什么则会维持原状态不变。

可以将图1的Moore状态机写成状态表如表1.表1 Moore状态表现态次态输出输入X=0X=1X=0X=1S0S0S100S1S1S211S2S3S000S3S0S300状态表主要描述它与状态图的关系，再设计状态机电路是，需要先定义状态机的变量，定义状态机的变量时使用枚举类型来定义，如下范例所示：Type State is (S0,S1,S2,S3)接下来，状态会被加以编码。

其状态编码方式如下：（1） 时序编码（Sequential）将每个状态以二进制来做编码。

（2）格雷码(Gray)也是将四个State以二进制来编码，不过不同的是每次编码只会差一个位，其主要缺点是状态改变是要依序改变才可以，若状态不是依序是，则Gray编码不适用。

（3） 独热码（One hot）独热码状态编码的特色为每一个状态均有自己的触发器，所以若有N个状态就也存在有N个触发器，在任一时刻只会有一组状态编码，缺点是会产生较大的电路，但是相对的使用独热码状态编码对帧错相当有帮助。

三种格式之状态编码如表2所示。

状态时序编码Gray编码One hot编码SSSS从状态编码表可以看出时序编码和Gray编码均是用二个位来做编码，而以独热码作为编码方式则编码位增加至四个位，所以电路比其他两种编码方式都大一些。

所以可以使用属性来定义编码方式，若要编码成独热码编码，则可加上：Type State is (S0,S1,S2,S3);Attribute encoding of state;Type is “0001 0010 0100 1000”;在设计状态机时，通常使用进程语句来描述状态机，其中进程语句又可以分为三种方式：n 一个进程利用一个进程来描述状态的转换及输出信号的定义。

n 两个进程一个为时序电路主要负责状态变量的更新，此进程为同步电路，而另一个进程语句主要是描述下次态变量和输出的更新。

n 三个进程第一个进程主要负责状态变量的更新，第二个进程语句负责描述次态变量，而最后一个则是负责输出信号的更新。

有了以上的初步观念，可以设计图1四个状态的Moore状态机。

首先根据之前的状态表编写VHDL程序如下所示：Library ieee;Use _logic_;Use _;Entity moore_fsm isPort(clk : in std_logic;rstn : in std_logic;x : in std_logic;output : out std_logic);End moore_fsm;Architecture rtl of moore_fsm isType state is (s0,s1,s2,s3); ---状态定义Signal current_state : state; ---现态Signal next_state : state; ---次态BeginStatefsm: process(rstn, x, current_state)BeginIf rstn = ‘0’ then --异步resetnext_state <= s0;output <= ‘0’;elsecase current_state iswhen s0 =>if x =’0’ thennext_state <= s0;elsenext_state <= s1;end if;output <= ‘0’;when s1 =>if x =’0’ thennext_state <= s1;elsenext_state <= s2;end if;output <= ‘1’;when s2 =>if x =’0’ thennext_state <= s3;elsenext_state <= s0;end if;output <= ‘0’;when s3 =>if x =’0’ thennext_state <= s0;elsenext_state <= s3;end if;output <= ‘0’;end case;end if;end process statefsm;stat: process(clk) --current_stateànext_statebeginif rising_edge (clk) thencurrent_state <=next_state;end if;end process stat;end rtl;1) 编码方式预设为时序编码2) 使用两个进程语句来设计状态机其综合电路如图2 所示。

其状态图如图3 所示。

Moore FSM 模拟波形如图4 所示。

模拟结果说明：（1） 由于reset 为异步reset ，所以当reset在150ns~200ns为0时，则状态图会从s1回到s0.（2） 在50 ns时输入x为0且现态为1，在70 ns 时clk上升沿触发且x为1，则current_state会变成next_state s2; 接下来我们要介绍Mealy状态机，它和输入、输出、状态皆有关。

它的状态图、状态表与Moore状态机都有所不同，输出会随输入变化而变化。

如图5 所示。

0/0图5：S0S1S3S20/11/10/10/01/11/0 1/0若现态为s0输入为0时，则次态为s0且输出为0；若现态为s0输入为1时，则次态为s1且输出为1。

根据这个规则，列出Mealy状态机的状态表如表3。

现太次态　输出输入X=0X=1X=0X=1S0S0S101S1S2S110S2S3S001S3S0S310其Mealy状态机的VHDL如下所示：Library ieee;Use _logic_;Use _;Entity melay_fsm isPort(clk: : in std_logic;rstn : in std_logic;x : in std_logic;output : out std_logic);End moore_fsm;Architecture rtl of moore_fsm isType state is (s0,s1,s2,s3); ---状态定义Signal current_state : state; ---现态Signal next_state : state; ---次态BeginStatefsm: process(rstn, x, current_state)BeginIf rstn = ‘0’ then --异步resetnext_state <= s0;output <= ‘0’;elsecase current_state iswhen s0 =>if x =’0’ thennext_state <= s0;elsenext_state <= s1;end if;if x= ‘0’ thenoutput <= ‘0’;elseoutput <= ‘1’;end if;when s1 =>if x =’0’ thennext_state <= s2;elsenext_state <= s1;end if;if x= ‘0’ thenoutput <= ‘1’;elseoutput <= ‘0’;end if;when s2 =>if x =’0’ thennext_state <= s3;elsenext_state <= s0;end if;if x= ‘0’ thenoutput <= ‘0’;elseoutput <= ‘1’;end if;when s3 =>if x =’0’ thennext_state <= s0;elsenext_state <= s3;end if;if x= ‘0’ thenoutput <= ‘1’;elseoutput <= ‘0’;end if;end case;end if;end process statefsm;stat: process(clk) --current_stateànext_statebeginif prsing_edge (clk) thencurrent_state <=next_state;end if;end process stat;end rtl;Mealy状态机综合电路如图6 所示。

状态图基本介绍

状态图(Statechart Diagram)是一种UML图表，专门用于描绘实体在不同事件驱动下所表现出的行为动态，清晰地展示了实体基于其当前状态对各类事件的响应机制。

在进行系统设计或分析时，创建状态图有助于深入了解类、角色、子系统或组件的复杂行为模式。

在状态图中，主要关注点包括状态机的构建、状态之间的转换、以及触发这些转换的事件和条件。

状态机描绘了对象在不同状态之间的移动轨迹，而事件和条件则定义了状态转换的触发条件。

操作则指在达到特定状态后所执行的动作，这些操作是状态图的重要组成部分，它们描述了状态改变时系统所发生的动态行为。

通过状态图，设计者和开发者可以系统化地分析和理解实体的生命周期，以及在不同事件影响下的行为变化。

这不仅有助于预测和管理实体的复杂行为，还能在设计过程中发现潜在的交互逻辑问题，从而提升系统的整体稳定性和可靠性。

状态图不仅是一种描述手段，更是一种设计工具，它帮助开发者在开发初期就对系统的动态行为进行详尽规划，确保系统能够按照预期的方式运行。

通过明确地定义状态、事件、转换和操作，状态图为后续的实现和测试提供了清晰的蓝图，从而加速开发过程，减少错误和返工。

总之，状态图作为一种强有力的分析和设计工具，在理解和实现复杂系统的动态行为方面发挥着至关重要的作用。

它不仅有助于系统设计者和开发者深入理解实体的行为模式，还能在系统开发过程中提供指导和方向，确保系统的功能和性能达到预期目标。

状态图(Statechart Diagram)是描述一个实体基于事件反应的动态行为，显示了该实体如何根据当前所处的状态对不同的事件做出反应的。

通常我们创建一个UML状态图是为了以下的研究目的：研究类、角色、子系统、或组件的复杂行为。

状态机图表示法不包括

链接。

状态图不一定完整包含初始状态、终止状态、状态、转换等状态，其中不包括链接，状态机图描述了状态转换时所需的触发事件和监护条件等因素，有利于开发人员捕捉程序中需要的事件。